Wide-dynamic-range variable-gain amplifier

Publication number: JP2002510888T
Publication date: 2002-04-09

Inventor: Applicant: Classification:

H03G1/00; H03G1/00; (IPC1-7): H03F3/68; H03G3/02

international:european:

H03G1/00B4D

Application number: JP20000541770T 19990224

Priority number(s): US19980050499 19980330; WO1999US04037

19990224

Also published as:


〒 WO9950956 (A1) 〒 EP1066683 (A1) 〒 US6049251 (A1) 〒 EP1066683 (A0)

CA2324109 (A1)

Report a data error here

Abstract not available for JP2002510888T
Abstract of corresponding document: **US6049251**

A very-wide-dynamic-range amplifier with very low-noise in the high-gain mode and very high-input-overload in the low-gain mode. The amplifier utilizes two parallel signal paths, one a high-gain, low-noise path and the other a low-gain, high-input-overload path. Each path includes a gain-control capability so that the gain of each path, and the contribution of the gain of each path to the overall gain of the amplifier may be smoothly varied from a very low-gain to a very high-gain. Specific embodiments including input impedance matching capabilities are disclosed.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号 特表2002-510888 (P2002-510888A)

(43)公表日 平成14年4月9日(2002.4.9)

(51) Int.Cl. ⁷	識別記号	FΙ			テーマコード(参考)
H03F	3/68	H03F	3/68	В	5 J O 6 9
H03G	3/02	H03G	3/02	Z	5 J 1 O O


審查請求 未請求 予備審查請求 有 (全 31 頁)

(21)出願番号 (86) (22)出顧日 (85)翻訳文提出日 (86)国際出願番号 (87)国際公開番号	特願2000-541770(P2000-541770) 平成11年2月24日(1999.2.24) 平成12年10月2日(2000.10.2) PCT/US99/04037 WO99/50956	(71) 出願人	マキシム・インテグレーテッド・プロダク ツ・インコーポレーテッド アメリカ合衆国・94086・カリフォルニア 州・サニーペイル・サン ガブリエルドラ イブ・120
(87) 国際公開日 (31) 優先権主張番号 (32) 優先日 (33) 優先権主張国	平成11年10月7日(1999.10.7) 09/050,499 平成10年3月30日(1998.3.30) 米国(US)	(72)発明者	メイヤー,ロバート・ゴッドフリ アメリカ合衆国・94708・カリフォルニア 州・パークレイ・ミドルフィールド ロー ド・981
	EP(AT, BE, CH, CY, FI, FR, GB, GR, IE, I L, PT, SE), CA, IL, J	(74)代理人	弁理士 山川 政樹
			最終頁に続く

(54) 【発明の名称】 広ダイナミックレンジの可変利得増幅器

(57) 【要約】

高利得モードにおいて超低ノイズで、低利得モードにおいて超高入力過負荷能力を有する超広ダイナミックレンジ増幅器。この増幅器は、一方が高利得低ノイズ経路であり、他方が低利得高入力過負荷経路である互いに並列な2つの信号経路を用いたものである。これらの各経路は、常に所望の高入力過負荷特性を維持しながら、各経路の利得及び増幅器の総合利得への各経路の利得の寄与度を超低利得から超高利得まで円滑に変えられるように、利得制御機能を具有する。入力インピーダンス整合機能を具有する特定実施例が開示・説明される。



【特許請求の範囲】

【請求項1】 第1の増幅器入力及び第1の増幅器出 力を有すると共に第1の利得制御信号によって利得制御 可能である第 1 の増幅器回路で、高利得低ノイズ増幅器 よりなる第1の増幅器回路と; 第2の増温器入力及び 第2の増幅器出力を有すると共に第2の利得制御信号に よって利得制御可能である第2の増幅器回路で、低利得 及び高入力過負荷能力を有する増幅器よりなる第2の増 幅器回路と;を具有しており、 該第1の増幅器入力と 該第2の増幅器入力とが互いに結合され、かつ該第1の 増幅器出力と該第2の増幅器出力とが互いに結合されて いる;ことを特徴とする広ダイナミックレンジ可変利得 【請求項2】 上記第1と第2の増幅器入力 増幅器。 が差動入力であることを特徴とする請求項1記載の増幅 【請求項3】 上記第1と第2の増幅器入力が差 器 動入力であり、かつ上記第1と第2の増幅器出力が差動 出力であることを特徴とする請求項1記載の増幅器。

【請求項4】 増幅器の入力インピーダンスを制御する ための回路をさらに具備したことを特徴とする請求項3 記載の増幅器。 【請求項5】 各々第1及び第2の領 域及び制御領域を有する第1乃至第12のトランジスタ で、各該トランジスタの該第1の領域から該第2の領域 への導通が該第2の領域に対する該制御領域の相対電圧 に応答して行われる第1乃至第12のトランジスタを具 有し; 第1及び第2のトランジスターの第2の領域が 互いに接続され、かつ第1の電流源を介して第2の電源 端子に接続されており、該第1及び該第2のトランジス タの制御領域がそれぞれ増幅器の第1及び第2の差動入 力端子を形成しており; 第3及び第4のトランジスタ は、各々その第2の領域が第1及び第2の抵抗器の中の 30 それぞれ一方と第2の電流源を介して該第2の電源端子 に接続され、該第3及び該第4のトランジスタの制御領 域がそれぞれ該第1及び該第2の差動入力端子に接続さ れており; 第5及び第6のトランジスタの該第2の領 域が互いに接続され、かつ該第1のトランジスタの該第 1の領域に接続され、該第5のトランジスタの該第1の 領域が一対の差動出力端子の中の第1の出力端子に接続 され、該第6のトランジスタの該第1の領域が該第1の 電源端子に接続されており; 第7及び第8のトランジ スタの該第2の領域が互いに接続され、かつ該第2のト 40 ランジスタの該第1の領域に接続され、該第8のトラン ジスタの該第1の領域が該一対の差動出力端子の中の第 2の出力端子に接続され、該第7のトランジスタの該第 1の領域が該第1の電源端子に接続されており; 第9 及び第10のトランジスタの該第2の領域が互いに接続 され、かつ該第3のトランジスタの該第1の領域に接続 され、該第9のトランジスタの該第1の領域が該一対の 差動出力端子の中の該第1の出力端子に接続され、該第 10のトランジスタの該第1の領域が該第1の電源端子

の該第2の領域が互いに接続され、かつ該第4のトラン ジスタの該第1の領域に接続され、該第12のトランジ スタの該第1の領域が該一対の差動出力端子の該第2の 出力端子に接続され、該第11のトランジスタの第1の 領域が該第1の電源端子に接続されており; 該第5及 び該第8のトランジスタの制御領域が互いに結合されて 一対の第1の差動利得制御入力端子の中の第1の入力端 子を形成しており; 該第6及び該7のトランジスタの 制御領域が互いに結合されて該一対の第1の差動利得制 御入力端子の中の第2の入力端子を形成しており; 該 第9及び該第12のトランジスタの制御領域が互いに結 合されて一対の第2の差動利得制御入力端子の中の第1 の入力端子を形成しており; 該第10及び該第11の トランジスタの制御領域が互いに結合されて該一対の第 2の差動利得制御入力端子の中の第2の入力端子を形成 している;ことを特徴とする広ダイナミックレンジ可変 利得増幅器。 【請求項6】 上記トランジスタがバイ ポーラトランジスタであり、各該トランジスタの上記第 1の領域がコレクタであり、各該トランジスタの上記第 2の領域がエミッタであり、各該トランジスタの制御領 域がベースであることを特徴とする請求項5記載の増幅 【請求項7】 上記バイポーラトランジスタがn pnトランジスタであることを特徴とする請求項6記載 の増幅器。

【発明の詳細な説明】

【0001】発明の背景1. 発明の分野 本発明は、 IC増幅器の技術分野に関するものである。 [000 2】2. 従来技術 髙利得モードで低ノイズであり、低 利得モードで超高入力過負荷能力を有する超広ダイナミ ックレンジ増幅器が必要とされることがしばしばある。 従来技術においては、これは所望の低ノイズ・髙利得特 性を持つ増幅器と所望の低利得・高入力過負荷能力を持 つ増幅器の2つの増幅器を互いに並列に接続することに よって達成された。このようにして、それぞれの時点に おいて望ましい特性を有する増幅器を動作可能にするこ とによってどちらの特性も達成することができる。しか しながら、このような構成は、高入力過負荷特性を保持 したまま2つの大きく異なる特性相互間で円滑な切り換 えを行うことができるようにはなっておらず、また全て の動作条件下における増幅器系全体の動作特性の最適化 が可能ではないので、理想的なものとは言えない。 0003】発明の要約 本発明は、髙利得モードにおけ る超低ノイズ及び低利得モードにおける超高入力過負荷 特性を有する超広ダイナミックレンジ増幅器にある。こ の増幅器は、髙利得低ノイズ経路と低利得高入力過負荷 経路の互いに並列な2つの信号経路を用いるものであ る。各経路は、各経路の利得及び増温器の総合利得に対 する各経路の利得の寄与度を所望の高入力過負荷特性を 常時維持しつつ超低利得から超高利得まで円滑に変えら に接続されており; 第11及び第12のトランジスタ 50 れるようにする利得制御機能を備える。入力インピーダ

30

ンス整合機能を具有するいくつかの特定の実施形態を開 示し、以下説明する。 【0004】発明の詳細な説明 本発明においては、図1に概略図解されているような 2本の並列信号経路の形で設けられた2つの広ダイナミ ックレンジ可変利得増幅器が使用される。第1の経路、 経路1は、自動利得制御信号AGC1によって可変利得 制御される高利得低ノイズ増幅器で構成されている。第 2の経路、経路2は、高入力過負荷能力を有すると共 に、自動利得制御信号AGC2によって可変利得制御さ れる低利得増幅器で構成されている。ここに開示する実 施例においては、入力が並列に接続されており、また増 幅器の出力は共有負荷抵抗器に供給される高出力インピ ーダンス電流であるため、共通入力に対する総出力は2 つの信号経路の出力の和に等しい。通常、図2と3の回 路は単一の集積回路に作り込まれる。 [0005] 図2は、自動利得制御信号AGC1によって制御される 自動利得制御回路を有する高利得低ノイズ経路よりなる 経路1の回路図であり、図3は、自動利得制御信号AG C2によって制御される自動利得制御回路を有する低利 得高過負荷能力経路よりなる経路2の回路図である。図 2においても、図3においても、利得制御信号AGC1 及びAGC2は差動制御信号であり、同様に入力信号I N1及びIN2と出力信号x及びyも差動制御信号であ る。この点に関しては、図1で概略図解されているよう に、図3の差動入力信号 IN1及び IN2と差動出力信 号x及びyは図2の同じ記号の信号に並列に接続されて いる。差動出力x及びyは、実際上、トランジスタQ5 とQ9、及びQ8とQ12を通る電流をそれぞれ加算す る電流加算点である。これらのトランジスタのコレクタ は高出力インピーダンスを有し、コレクタが共通接続さ れたトランジスタの出力電流には影響を与えない。 0006】 図2において、電流源 I E1は差動入力トラ ンジスタ対Q1とQ2にテール電流を供給し、図3にお いては、電流源 I E2が差動入力トランジスタの対Q3と Q4にテール電流を供給する。また、図2の抵抗器REI 及び図3の抵抗器R_{E2}は、利得制限・線形化抵抗器であ り、従って図2の回路は高利得低ノイズ増幅器の回路で あるから、通常抵抗器R_{E1}は値が小さく、省かれること もある。しかしながら、図3の抵抗器RE2は低利得高 入力過負荷増幅器にとって望ましい小さく制限された利 40 得と高い直線性という点に従って選択され、これら2つ の抵抗器は無理のない範囲でできる限り同じ値にするこ とが望ましい。 【0007】 利得制御信号AGC1 (図2)は、トランジスタQ6とQ7のベース電圧に対 して相対的にトランジスタQ5及びQ8のベース電圧を 制御する。トランジスタQ5乃至Q8が全く同じ大きさ であると仮定すると、差動利得制御信号AGC1がゼロ のとき、トランジスタQ5とQ6のベース - エミッタ電 圧は同じになるので、トランジスタQ1のコレクタ電流 はトランジスタQ5とQ6とに等しく分割されて流れ

る。同様に、この条件の下で、トランジスタQ2のコレ クタ電流はトランジスタQ7とQ8とに等しく分割され 【0008】 利得制御信号AGC1が完 全にオン(最大利得)のとき、AGC1の正の利得制御 端子は負端子より十分高く駆動されて、トランジスタQ 5がより強く導通すると共に、トランジスタQ6はほと んど非道通状態になるので、トランジスタQ1の全コレ クタ電流はトランジスタQ5を通って流れる。同時に、 トランジスタQ2の全コレクタ電流はトランジスタQ8 を通って流れることになる。同様に、利得制御信号AG C1が十分に負の場合は、負の利得制御端子は正端子に 比べて十分高く駆動されてトランジスタQ6及びQ7を より強く導通させると共に、トランジスタQ5及びQ8 をほぼ非道通にするので、トランジスタQ1及びQ2の コレクタ電流はそれぞれトランジスタQ6及びQ7を通 って流れるようになる。従って、トランジスタQ5とQ 6はトランジスタQ1のコレクタ電流のための制御可能 な線形電流分割器ないしは分流器を形成し、同じくトラ ンジスタQ7とQ8もトランジスタQ2のコレクタ電流 のための制御可能な線形電流分割器を形成する。図3に おいては、上記同様にトランジスタQ9とQ10がトラ ンジスタQ3のコレクタ電流のための制御可能な線形電 流分割器を形成し、トランジスタQ11とQ12がトラ ンジスタQ4のコレクタ電流のための制御可能な線形電 流分割器を形成する。 [0009] ここで説明した 制御可能な線形電流分割器は、通常の電流範囲では電流 分割ないしは分流が全く一定に保たれるという点で非常 に線形性が高いということに注目すべきである。特に、 もし2つの同じトランジスタが異なる電流を流した状態 で動作する場合、それらの2つのトランジスタのベース -エミッタ電圧の差は次式で与えられる: $V_{BE1} - V_{B}$ E2=KT/q・ln(I_{C1}/I_{C2}) 式中:K=ボルツ マン定数 T=絶対温度 q=電子電荷 V_{BE1}、V_{BE2} = 2つのトランジスタのベース - エミッタ電圧 Ici、 Ic2=2つのトランジスタのコレクタ電流 【0010 このように、与えられた絶対温度においては、それ ぞれの利得制御信号(図2のAGC1と図3のAGC2) によって制御される2つの利得制御トランジスタのべ ース - エミッタ電圧の差は、これら 2 つのトランジスタ を流れる電流の和、増幅器の入力端の電流の和も入力信 号強度によって左右されるにかかわらず、2つの電流の 分割比あるいは分流比を同等なものとする。電流比は絶 対温度に従って変化するが、この回路が使用されるシス テムは、回路の所望の総合利得をその使用温度範囲にわ たって維持するのに必要な形で温度変化を妨げるように 利得制御信号を制御する。 【0011】 再び図2に 戻って、npnトランジスタQ13及びQ14はコレク タが正電源VCCに接続され、ベースがそれぞれxとv の差動出力に接続され、エミッタが抵抗器R3及びR4 50 を介してそれぞれ差動増福器入力 I N 1 及び I N 2 の対

10

応する1つに接続されている。電流源 I E3は、トランジ スタQ13及びQ14が所定の導通状態になるためのバ イアス電流を供給する。トランジスタQ13及びQ14 とその付随回路は任意態様として設けることが可能な構 成要素であり、例えば、それが望ましい場合、インピー ダンス整合用として設けることができる。特に、R3及 びR4は、増幅器に差動入力信号を供給する他の回路ま たは装置の出力インピーダンスとの整合をより良くする ために増幅器の入力インピーダンスを小さくするための 抵抗器である。図示のようなR3及びR4の接続形態 は、対応する差動入力と電源端子との間にこれらの抵抗 器を接続する場合と比較してノイズが大きく低減され る。しかしながら、図示の回路は、増幅器の入力インピ ーダンスが利得従属性になるという短所がある。詳しく 言うと、R3及びR4が電源端子に接続されているとす れば、増幅器の入力インピーダンスはほぼ抵抗器R3及 びR4の値と等しい。しかしながら、図示のような接続 形態の場合、増幅器の入力インピーダンスはR/(1+ A) に等しくなる。ただし、RはR3及びR4の各抵抗 器の値であり、Aは増幅器の利得である。従って、本発 明の特徴の1つは可変利得の範囲が広いことであるか ら、この技術だけを単独で用いた入力インピーダンス整 合は明らかに限界があり、実際には入力インピーダンス が低利得で不当に低くならないような場合に髙利得にお いてしか整合を達成することができない。 [0012 より良い入力インピーダンス整合が必要な場合は、 この技術をもう一つの入力インピーダンス補償技術と組 み合わせて使用するか、あるいは、何か他の入力インピ ーダンス設定法を使用することが可能である。一例とし て、一対の回路の各々(図4に示すような回路)を差動 入力IN1及びIN2にそれぞれ接続する。 図4では入 力はまとめて符号INで示されている。この回路におい ては、抵抗器RMとダイオードD1を通る電流はnpn トランジスタQ15によって制御され、またトランジス て制御される。それぞれの差動入力信号INはコンデン サC1を介して2つの抵抗器Rmの中点に接続されてい る。典型的な増幅器動作周波数では、コンデンサC1の インピーダンスは比較的低いが、直流阻止効果をもたら すので図4の回路が差動入力の低周波共通モード電圧に 影響を与えることはない。 [0013] トランジス $eta Q 1 5 のベース電圧 V_M が低いときは、このトランジ$ スタはオフになって抵抗器RMには電流が流れず、もち ろんダイオードD1にはこれを導通状態にするバイアス は与えられない。その結果、これらの抵抗器は事実上浮 いた状態になるので、回路は増幅器の入力インピーダン スに対して無視できる程度の影響しか及ぼさず、過負荷 能力を損なうような非線形性を生じさせることはない。 これは、増幅器入力インピーダンスが抵抗器R3及びR

4の値によって設定される図2及び3の増幅器について 50


利得設定が比較的高い(A、すなわち増幅器の利得が高 く、入力インピーダンスが最も低くなる)ことを典型的 に表している。利得が小さくなるにつれて、電圧VMを VCCまで上げることによりトランジスタQ15をオン にし、ダイオードD1を実質的な導通状態にすることが できる。すると、入力INで見た標準的な動作周波数に おける入力インピーダンスはほぼR_M/2に等しくな 【0014】 図4の回路において、抵抗器Rm の入力 I Nに対するカップリングは、トランジスタQ1 5のベース電圧を変えて抵抗器 RMを流れる電流をゼロ から通常数ミリアンペアであるその最大動作値まで変え ることによって変えることができる。これによってトラ ンジスタQ15とダイオードD1のインピーダンスのイ ンクリメント幅が大きくなるので、入力インピーダンス に対する影響はR_M/2より大きくなる。しかしなが ら、これは、より低い増幅器利得におけるインピーダン ス整合には、図2及び3の増幅器の入力に結合されるイ ンピーダンスをさらに追加することが必要になるので、 好ましくない。例えば、増幅器が飽和する前の差動入力 20 信号の通常動作振幅変化がより大きくなって、低いバイ アス電流レベルでの動作時、電流変化によるトランジス タQ15とダイオードD1の非線形性が増大するために 入力歪みが大きくなる。 【0015】 本発明は、多 くの用途で大いに要望される機能として、髙利得モード において超低ノイズであり、低利得モードで超高入力過 負荷能力を有する超広ダイナミックレンジ増幅器を提供 するものである。小さい入力(髙利得)に対しては、電 流源 I E2は好ましくはオフとなり、利得制御信号AGC 1が最大利得に設定される。入力信号がある最小値以上 に大きくなると、利得は利得制御信号AGC1の制御に よって低減される。さらに大きい入力信号に対しては、 利得制御信号AGC1が図2の高利得回路の利得をさら に低減するように制御されるので電流源IF2がオンにな り、利得制御信号AGC2はほぼゼロの利得設定から大 幅に増大する。結局、低利得の髙過負荷モードにおいて は電流源 I E1がオフになり、低利得、高過負荷モード中 の利得変動は全面的に利得制御信号AGC2によって制 御されることになる。この状態では、高利得の増幅器は オフになり、低利得状態で望まれる高過負荷特性を損な うような非線形性を生じることはない。必要ならば、こ の状態で電流源 I E1の上側にあるノードの電圧を幾分正 にして、Q1及びQ2が確実に明確なオフ状態となるよ うにすることも可能である。どちらかの電流源をオンま たはオフにする際には、それぞれ対応する利得制御信号 がその対応する回路からの利得がほぼゼロになるように 指示しているときにのみそれらの電流源をオンまたはオ フにすることによって、利得変化が不連続なステップ状 になるのを避けることができる。 【0016】 .本発 明で開示した実施形態は、具体性を示すためにnpnバ イポーラトランジスタを使用する場合について開示し、


説明した。しかしながら、例えばpnpトランジスタやnチャンネルまたはpチャンネルMOS素子のような他の能動素子を使用することが可能ことは当業者にとって明白であろう。【0017】 本発明は、特定の実施例との関連で開示し、説明したが、当業者ならば形式及び細部において発明の精神及び範囲を逸脱することなく様々な変更・修正態様をなし得ることは理解されよう。


【図面の簡単な説明】 【図1】 本発明の構成を示す


ブロック図である。 【図2】 図1のブロック図における経路1、すなわち高利得低ノイズ信号経路の回路図である。 【図3】 図1のブロック図における経路2、すなわち低利得高過負荷能力経路の回路図である。

【図4】 入力インピーダンス付加調整のために図2 及び3の増幅器の各差動入力に接続することが可能な回路の回路図である。









【手続補正書】特許協力条約第34条補正の翻訳文提出 書

【提出日】平成11年10月29日(1999.10. 29) 【手続補正1】【補正対象書類名】明細書【補正 対象項目名】全文【補正方法】変更【補正内容】【発明 の名称】 広ダイナミックレンジの可変利得増幅器【特 許請求の範囲】 【請求項1】 第1の増福器入力と第 1の増幅器出力を有し、第1の可変利得制御信号によっ で制御される可変利得を有し、高利得低ノイズ性能を有 する増幅器よりなる第1の増幅器回路と、 第2の増幅 器入力と第2の増幅器出力を有し、第2の可変利得制御 信号によって制御される可変利得を有し、低利得高入力 過負荷能力を持つ増幅器よりなる第2の増幅器回路とを 前記第1と該第2の増幅器入力が互いに接続さ れて広ダイナミックレンジ可変利得増幅器の入力を形成 しかつ前記第1と第2の増幅器出力が互いに接続されて 広ダイナミックレンジ可変利得増幅器の出力を形成する よう該第1の増幅器回路と第2の増幅器回路が並列接続 され、前記広ダイナミックレンジ可変利得増幅器の出力 応答が前記第1の可変利得制御信号に対する前記第1の 増幅器回路の出力応答と前記第2の可変利得制御信号に 対する第2の増幅器回路の出力応答との和であることを 特徴とする広ダイナミックレンジ可変利得増幅器。 請求項2】 上記第1及び第2の増幅器入力が、各々第 1の入力及び第2の入力を有する差動入力であり、その それぞれの第1の入力が互いに接続されかつそれぞれの 第2の入力が互いに接続されて広ダイナミックレンジ可 変利得増幅器の差動入力を形成していることを特徴とす る請求項1記載の広ダイナミックレンジ可変利得増幅 器。 【請求項3】 上記第1及び第2の増幅器入力 が、各々第1の入力及び第2の入力を有する差動入力で あり、そのそれぞれの第1の入力が互いに接続されかつ それぞれの第2の入力が互いに接続されて広ダイナミッ クレンジ可変利得増幅器の差動入力を形成し、かつ上記 第1及び第2の増幅器出力が各々第1の出力及び第2の 出力を有する差動出力であり、そのそれぞれの第1の出 力が互いに接続されかつそれぞれの第2の出力が互いに 接続されて広ダイナミックレンジ可変利得差動増幅器の 差動出力を形成していることを特徴とする請求項1記載 の広ダイナミックレンジ可変利得増幅器。 さらに、広ダイナミックレンジ可変利得増幅器の入 カインピーダンスを変えるため、広ダイナミックレンジ 可変利得増幅器の差動入力に接続される入力インピーダ ンス制御回路を有することを特徴とする請求項3記載の 広ダイナミックレンジ可変利得増幅器。 【請求項5】 各々第1、第2の領域と制御領域を有し、これらの各 トランジスタの第1領域から該第2領域への導通が第2 領域に対する制御領域の電圧に応答して行われる第1乃 至第12のトランジスタを有し、 第1及び第2のトラ

ンジスタの第2の領域が互いに接続され、かつ第1の電

流源を介して第2の電源端子に接続されており、該第1 及び該第2のトランジスタの制御領域がそれぞれ広ダイ ナミックレンジ可変利得増幅器の第1及び第2の差動入 力端子を形成し、 第3及び第4のトランジスタは、各 々その第2の領域が第1及び第2の抵抗器の中のそれぞ れ一方と第2の電流源を介して該第2の電源端子に接続 され、該第3及び該第4のトランジスタの制御領域がそ れぞれ広ダイナミックレンジ可変利得増幅器の該第1及 び該第2の差動入力端子に接続され、 第5及び第6の トランジスタの該第2の領域が互いに接続され、かつ該 第1のトランジスタの該第1の領域に接続され、該第5 のトランジスタの該第1の領域が広ダイナミックレンジ 可変利得増幅器の一対の差動出力端子の中の第1の出力 端子に接続され、該第6のトランジスタの該第1の領域 が第1の電源端子に接続され、 第7及び第8のトラン ジスタの該第2の領域が互いに接続され、かつ該第2の トランジスタの該第1の領域に接続され、該第8のトラ ンジスタの該第1の領域が広ダイナミックレンジ可変利 得増幅器の該一対の差動出力端子の中の第2の出力端子 に接続され、該第7のトランジスタの該第1の領域が該 第1の電源端子に接続され、 第9及び第10のトラン ジスタの該第2の領域が互いに接続され、かつ該第3の トランジスタの該第1の領域に接続され、該第9のトラ ンジスタの該第1の領域が広ダイナミックレンジ可変利 得増幅器の該一対の差動出力端子の中の該第1の出力端 子に接続され、該第10のトランジスタの該第1の領域 が該第1の電源端子に接続され、 第11及び第12の トランジスタの該第2の領域が互いに接続され、かつ該 第4のトランジスタの該第1の領域に接続され、該第1 2のトランジスタの該第1の領域が広ダイナミックレン ジ可変利得増幅器の該一対の差動出力端子の該第2の出 力端子に接続され、該第11のトランジスタの第1の領 域が該第1の電源端子に接続され、 該第5及び該第8 のトランジスタの制御領域が互いに結合されて一対の第 1の差動可変利得制御入力端子の中の第1の入力端子を 形成し、 該第6及び該7のトランジスタの制御領域が 互いに結合されて該一対の第1の差動可変利得制御入力 端子の中の第2の入力端子を形成し、 該第9及び該第 12のトランジスタの制御領域が互いに結合されて一対 の第2の差動可変利得制御入力端子の中の第1の入力端 子を形成し、 該第10及び該第11のトランジスタの 制御領域が互いに結合されて該一対の第2の差動可変利 得制御入力端子の中の第2の入力端子を形成し、 によって、広ダイナミックレンジ可変利得増幅器の出力 応答が、第1の差動可変利得制御信号に応答して該第1 及び該第2のトランジスタにより該第1及び該第2の差 動入力端子に生じる出力応答と第2の差動可変利得制御 信号に応答して該第3及び該第4のトランジスタにより 生じる出力応答との和となるようになっており、該第1 及び該第2のトランジスタよりなる回路は高利得低ノイ

ズ増幅機能を達成するための手段であり、該第3及び該第4のトランジスタよりなる回路は低利得高入力過負荷能力を達成するするための手段であることを特徴とする広ダイナミックレンジ可変利得増幅器。 【請求項6】

上記トランジスタがバイポーラトランジスタであり、 各トランジスタの第1領域がコレクタであり、各トラン ジスタの第2領域がエミッタであり、各トランジスタの 制御領域がベースであることを特徴とする請求項5記載 の広ダイナミックレンジ可変利得増幅器。 【請求項7 上記バイポーラトランジスタがnpnバイポーラト ランジスタであることを特徴とする請求項6記載の広ダ イナミックレンジ可変利得増幅器。 【請求項8】 上 記第1の利得制御信号及び上記第2の利得制御信号を発 生し、該第1の利得制御信号と該第2の利得制御信号を 同時に変えることによって広ダイナミックレンジ可変利 得増幅器の利得を円滑に変化させるための利得制御回路 を有することを特徴とする請求項1記載の広ダイナミッ クレンジ可変利得増幅器。 【請求項9】 上記利得制 御回路によって上記第1の利得制御信号及び上記第2の 利得制御信号を実質的に同時に互いに逆方向に変化させ て、広ダイナミックレンジ可変利得増幅器の利得を上記 第1の増幅器回路の可変利得と上記第2の増幅器回路の 可変利得との間で円滑に変化させることを特徴とする請 求項8記載の広ダイナミックレンジ可変利得増幅器。

【請求項10】 上記入力インピーダンス制御回路が、 広ダイナミックレンジ可変利得増幅器の入力インピーダ ンスをこれに接続された別の回路の出力インピーダンス と整合させるように変えることを特徴とする請求項4記 載の広ダイナミックレンジ可変利得増幅器。 11】 上記第1のトランジスタの上記第2の領域と上 記第2のトランジスタの上記第2の領域とが互いに整合 された低い抵抗値を有する第3及び第4の抵抗器を介し て互いに接続されていることを特徴とする請求項5記載 の広ダイナミックレンジ可変利得増幅器。 2】 各々第1及び第2の領域と制御領域を有し、各ト ランジスタの第1領域から第2領域への導通が該第2領 域に対する制御領域の電圧に応答して行われる第13及 び第14のトランジスタを有し、 該第13及び該第1 4の各トランジスタの第1の領域が互いに接続され、か つ上記第1の電源に接続され、 該第13のトランジス タの制御領域が上記一対の差動出力端子の中の第1の出 力端子に接続され、該第13のトランジスタの第2の領 域が第3の電流源に接続されると共に、第5の抵抗器を 介して広ダイナミックレンジ可変利得増幅器の上記第 1 の差動入力端子に接続され、 該第14のトランジスタ の制御領域が該一対の差動出力端子の第2の出力端子に 接続されており、該第13のトランジスタの第2の領域 が該第3の電流源に接続されると共に、第6の抵抗器を 介して広ダイナミックレンジ可変利得増幅器の上記第2 の差動入力端子に接続されていることを特徴とする請求

項5記載の広ダイナミックレンジ可変利得増幅器。 請求項13】 各々第1及び第2の領域と制御領域を有 し、各トランジスタの第1領域から第2領域への導通が 該第2領域に対する制御領域の電圧に応答して行われる 第15及び第16のトランジスタを有し、 該第15及 び該第16の各トランジスタの第1の領域が互いに接続 され、かつ上記第1の電源に接続され、 該第15のト ランジスタの制御領域が第1のインピーダンス整合制御 端子に接続され、該第13のトランジスタの第2の領域 が第7の抵抗器を介して第1のノードに接続され、該第 1のノードが第1のコンデンサを介して広ダイナミック レンジ可変利得増幅器の上記第1の差動入力端子に接続 され、かつ直列接続された第8の抵抗器と第1のダイオ ードを介して上記第2の電源に接続され、 該第16の トランジスタの制御領域が第2のインピーダンス整合制 御端子に接続され、該第16のトランジスタの第2の領 域が第9の抵抗器を介して第2のノードに接続され、該 第2のノードが第2のコンデンサを介して広ダイナミッ クレンジ可変利得増幅器の上記第2の差動入力端子に接 続され、かつ直列接続された第10の抵抗器と第2のダ イオードを介して上記第2の電源に接続されていること を特徴とする請求項12記載の広ダイナミックレンジ可 変利得増幅器。 【請求項14】 上記第1及び上記第 2のインピーダンス整合制御端子に接続されていて広ダ イナミックレンジ可変利得増幅器の入力インピーダンス をこれに接続された別の回路の出力インピーダンスと整 合させるように変えるための入力インピーダンス制御回 路を有することを特徴とする請求項13記載の広ダイナ ミックレンジ可変利得増幅器。 【請求項15】 上記 一対の第1の差動利得制御入力端子に接続されていてそ の上に第1の利得制御信号を発生すると共に、上記一対 の第2の差動利得制御入力端子に接続されていてその上 に第2の利得制御信号を発生し、該第1の利得制御信号 と該第2の利得制御信号を同時に変えることによって広 ダイナミックレンジ可変利得増幅器の利得を円滑に変化 させるための利得制御回路を有することを特徴とする請 求項5記載の広ダイナミックレンジ可変利得増幅器。

【請求項16】 上記第1、第2、第5、第6、第7及び第8のトランジスタ、及び第1の電流源によって第1のトランジスタ増幅器回路が構成されており、 上記第3、第4、第10、第11及び第12のトランジスタと、第1及び第2の抵抗器、及び第2の電流源によって第2のトランジスタ増幅器回路が構成されていることを特徴とする請求項15の広ダイナミックレンジ可変利得増幅器。 【請求項17】 上記利得制御回路によって上記第1の利得制御信号及び上記第2の利得制御信号を実質的に同時に互いに逆方向に変化させて、広ダイナミックレンジ可変利得増幅器の利得を上記第1のトランジスタ増福器回路の可変利得と上記第2のトランジスタ増福器回路の可変利得との間で円滑に変化させることを特

徴とする請求項16記載の広ダイナミックレンジ可変利 得增幅器。 【請求項18】 第1の利得制御信号に応 答して変化する利得を有する高利得低ノイズ増幅経路を 設け、 第2の利得制御信号に応答して変化する利得を 有する低利得高入力過負荷増幅経路を設け、 低ノイズ増幅経路及び該低利得高入力過負荷増幅経路に 入力信号を入力し、 該高利得低ノイズ増幅経路と該低 利得高入力過負荷増幅経路の出力を互いに加算して増幅 出力信号を形成し、 該第1の利得制御信号と該第2の 利得制御信号を実質的に同時に変化させることによって 該増幅器出力信号の増幅度を円滑に変えることを含む入 力信号を増幅する方法。 【請求項19】 得られる増 幅度レベルが上記高利得低ノイズ増幅経路と上記低利得 高入力過負荷増幅経路との間で円滑に切り換わるように 上記第1の利得制御信号と上記第2の利得制御信号を互 いに逆方向に円滑に変化させることを特徴とする請求項 18記載の方法。 【請求項20】 得られる増幅度レ ベルが上記髙利得低ノイズ増幅経路から上記低利得高入 力過負荷増幅経路へ円滑に切り換わるように上記第1の 利得制御信号と上記第2の利得制御信号を互いに逆方向 に円滑に変化させることを特徴とする請求項19記載の 【請求項21】 得られる増幅度レベルが上記 方法。 低利得高入力過負荷増幅経路から上記高利得低ノイズ増 幅経路へ円滑に切り換わるように上記第1の利得制御信 号と上記第2の利得制御信号を互いに逆方向に円滑に変 化させることを特徴とする請求項19記載の方法。【発 明の詳細な説明】 【0001】発明の背景1. 発明の 分野 本発明は、IC増幅器の技術分野に関するもので 【0002】2. 従来技術 高利得モードで低 ノイズであり、低利得モードで超高入力過負荷能力を有 する超広ダイナミックレンジ増幅器が必要とされること がしばしばある。従来技術においては、これは所望の低 ノイズ・髙利得特性を持つ増幅器と所望の低利得・髙入 力過負荷能力を持つ増幅器の2つの増幅器を互いに並列 に接続することによって達成された。このようにして、 それぞれの時点において望ましい特性を有する増幅器を 動作可能にすることによってどちらの特性も達成するこ とができる。しかしながら、このような構成は、高入力 過負荷特性を保持したまま2つの大きく異なる特性相互 間で円滑な切り換えを行うことができるようにはなって おらず、また全ての動作条件下における増幅器系全体の 動作特性の最適化が可能ではないので、理想的なものと は言えない。 【0003】発明の要約 本発明は、高 利得モードにおける超低ノイズ及び低利得モードにおけ る超高入力過負荷特性を有する超広ダイナミックレンジ 増幅器にある。この超広ダイナミックレンジ増幅器は、 高利得低ノイス経路と低利得高入力過負荷経路の互いに 並列な2つの信号経路を用いるものである。各経路は、 各経路の利得及び超広ダイナミックレンジ増幅器の総合 利得に対する各経路の利得の寄与度を所望の高入力過負

荷特性を常時維持しつつ超低利得から超高利得まで円滑 に変えられるようにする利得制御機能を備える。入力イ ンピーダンス整合機能を有するいくつかの特定の実施形 態を開示し、以下説明する。 【0004】発明の詳細 な説明 本発明においては、図1に概略図解されている ような2本の並列信号経路の形で設けられた2つの広ダ イナミックレンジ可変利得増幅器が使用される。第1の 経路、経路1は、自動利得制御信号AGC1によって可 変利得制御される高利得低ノイズ増幅器で構成されてい る。第2の経路、経路2は、高入力過負荷能力を有する と共に、自動利得制御信号AGC2によって可変利得制 御される低利得増幅器で構成されている。ここに開示す る実施例においては、入力が並列に接続されており、ま た増幅器の出力は共有負荷抵抗器に供給される高出力イ ンピーダンス電流であるため、共通入力に対する総出力 は2つの信号経路の出力の和に等しい。通常、図2と3 の回路は単一の集積回路に作り込まれる。 [0005 図2は、自動利得制御信号AGC1によって制御さ れる自動利得制御回路を有する高利得低ノイズ経路より なる経路1の回路図であり、図3は、自動利得制御信号 AGC2によって制御される自動利得制御回路を有する 低利得高過負荷能力経路よりなる経路2の回路図であ る。図2においても、図3においても、利得制御信号A GC1及びAGC2は差動制御信号であり、同様に入力 信号IN1及びIN2と出力信号x及びyも差動制御信 号である。この点に関しては、図1で概略図解されてい るように、図3の差動入力信号 IN1及び IN2と差動 出力信号x及びyは図2の同じ記号の信号に並列に接続 されている。差動出力x及びyは、実際上、トランジス タQ5とQ9、及びQ8とQ12を通る電流をそれぞれ 加算する電流加算点である。これらのトランジスタのコ レクタは高出力インピーダンスを有し、コレクタが共通 接続されたトランジスタの出力電流には影響を与えな 【0006】 図2において、電流源 I E1 は差動 入力トランジスタ対Q1とQ2にテール電流を供給し、 図3においては、電流源 I E2が差動入力トランジスタの 対Q3とQ4にテール電流を供給する。また、図2の抵 抗器RE1及び図3の抵抗器RE2は、利得制限・線形化抵 抗器であり、従って図2の回路は高利得低ノイズ増幅器 の回路であるから、通常抵抗器R_{E1}は値が小さく、省か れることもある。しかしながら、図3の抵抗器RE2は 低利得高入力過負荷増幅器にとって望ましい小さく制限 された利得と高い直線性という点に従って選択され、こ れら2つの抵抗器は無理のない範囲でできる限り同じ値 にすることが望ましい。 【0007】 利得制御信号 AGC1 (図2) は、トランジスタQ6とQ7のベース 電圧に対して相対的にトランジスタQ5及びQ8のベー ス電圧を制御する。トランジスタQ5乃至Q8が全く同 じ大きさであると仮定すると、差動利得制御信号AGC 1がゼロのとき、トランジスタQ5とQ6のベース - エ

ミッタ電圧は同じになるので、トランジスタQ1のコレ クタ電流はトランジスタQ5とQ6とに等しく分割され て流れる。同様に、この条件の下で、トランジスタQ2 のコレクタ電流はトランジスタQ7とQ8とに等しく分 割されて流れる。 【0008】 利得制御信号AGC 1が完全にオン(最大利得)のとき、AGC1の正の利 得制御端子は負端子より十分高く駆動されて、トランジ スタQ5がより強く導通すると共に、トランジスタQ6 はほとんど非道通状態になるので、トランジスタQ1の 全コレクタ電流はトランジスタQ5を通って流れる。同 時に、トランジスタQ2の全コレクタ電流はトランジス タQ8を通って流れることになる。同様に、利得制御信 号AGC1が十分に負の場合は、負の利得制御端子は正 端子に比べて十分高く駆動されてトランジスタQ6及び Q7をより強く導通させると共に、トランジスタQ5及 びQ8をほぼ非道通にするので、トランジスタQ1及び Q2のコレクタ電流はそれぞれトランジスタQ6及びQ 7を通って流れるようになる。従って、トランジスタQ 5とQ6はトランジスタQ1のコレクタ電流のための制 御可能な線形電流分割器ないしは分流器を形成し、同じ くトランジスタQ7とQ8もトランジスタQ2のコレク タ電流のための制御可能な線形電流分割器を形成する。 図3においては、上記同様にトランジスタQ9とQ10 がトランジスタQ3のコレクタ電流のための制御可能な 線形電流分割器を形成し、トランジスタQ11とQ12 がトランジスタQ4のコレクタ電流のための制御可能な 線形電流分割器を形成する。 [0009] 明した制御可能な線形電流分割器は、通常の電流範囲で は電流分割ないしは分流が全く一定に保たれるという点 で非常に線形性が高いということに注目すべきである。 特に、もし2つの同じトランジスタが異なる電流を流し た状態で動作する場合、それらの2つのトランジスタの ベース-エミッタ電圧の差は次式で与えられる: VBE $_1-V_{BE2}=(KT/q)\cdot ln(I_{C1}/I_{C2})$ 式中: K=ボルツマン定数 T=絶対温度 q=電子電荷 V $_{
m BE1}$ 、 $m V_{
m BE2}$ =2つのトランジスタのベース - エミッタ電 圧 I_{C1}、I_{C2}=2つのトランジスタのコレクタ電流 【0010】 このように、与えられた絶対温度におい ては、それぞれの利得制御信号(図2のAGC1と図3 のAGC2)によって制御される2つの利得制御トラン ジスタのベース - エミッタ電圧の差は、これら2つのト ランジスタを流れる電流の和、増幅器の入力端の電流の 和も入力信号強度によって左右されるにかかわらず、2 つの電流の分割比あるいは分流比を同等なものとする。 電流比は絶対温度に従って変化するが、この回路が使用 されるシステムは、回路の所望の総合利得をその使用温 度範囲にわたって維持するのに必要な形で温度変化を妨 げるように利得制御信号を制御する。 [0011] 再び図2に戻って、npnトランジスタQ13及びQ1 4はコレクタが正電源VCCに接続され、ベースがそれ

ぞれxとyの差動出力に接続され、エミッタが抵抗器R 3及びR4を介してそれぞれ差動増幅器入力IN1及び IN2の対応する1つに接続されている。電流源IE3 は、トランジスタQ13及びQ14が所定の導通状態に なるためのバイアス電流を供給する。 トランジスタQ1 3及びQ14とその付随回路は任意態様として設けるこ とが可能な構成要素であり、例えば、それが望ましい場 合、インピーダンス整合用として設けることができる。 特に、R3及びR4は、増幅器に差動入力信号を供給す る他の回路または装置の出力インピーダンスとの整合を より良くするために増幅器の入力インピーダンスを小さ くするための抵抗器である。図示のようなR3及びR4 の接続形態は、対応する差動入力と電源端子との間にこ れらの抵抗器を接続する場合と比較してノイズが大きく 低減される。しかしながら、図示の回路は、増幅器の入 カインピーダンスが利得従属性になるという短所があ る。詳しく言うと、R3及びR4が電源端子に接続され ているとすれば、増幅器の入力インピーダンスはほぼ抵 抗器R3及びR4の値と等しい。しかしながら、図示の ような接続形態の場合、増幅器の入力インピーダンスは R/(1+A)に等しくなる。ただし、RはR3及びR 4の各抵抗器の値であり、Aは増幅器の利得である。従 って、本発明の特徴の1つは可変利得の範囲が広いこと であるから、この技術だけを単独で用いた入力インピー ダンス整合は明らかに限界があり、実際には入力インピ ーダンスが低利得で不当に低くならないような場合に高 利得においてしか整合を達成することができない。 0012 より良い入力インピーダンス整合が必要な 場合は、この技術をもう一つの入力インピーダンス補償 技術と組み合わせて使用するか、あるいは、何か他の入 カインピーダンス設定法を使用することが可能である。 一例として、一対の回路の各々(図4に示すような回路) を差動入力 I N 1 及び I N 2 にそれぞれ接続する。図 4では入力はまとめて符号 I Nで示されている。この回 路においては、抵抗器RMとダイオードD1を通る電流 はnpnトランジスタQ15によって制御され、またト ランジスタQ15はこのトランジスタのベースの電圧V Mによって制御される。それぞれの差動入力信号 I Nは コンデンサC1を介して2つの抵抗器RMの中点に接続 されている。典型的な増幅器動作周波数では、コンデン サC1のインピーダンスは比較的低いが、直流阻止効果 をもたらすので図4の回路が差動入力の低周波共通モー ド電圧に影響を与えることはない。 [0013] F ランジスタQ15のベース電圧Vkが低いときは、この トランジスタはオフになって抵抗器R#には電流が流れ ず、もちろんダイオードD1にはこれを導通状態にする バイアスは与えられない。その結果、これらの抵抗器は 事実上浮いた状態になるので、回路は増幅器の入力イン ピーダンスに対して無視できる程度の影響しか及ぼさ ず、過負荷能力を損なうような非線形性を生じさせるこ

とはない。これは、増幅器入力インピーダンスが抵抗器 R3及びR4の値によって設定される図2及び3の増幅 器について利得設定が比較的高い(A、すなわち増幅器 の利得が高く、入力インピーダンスが最も低くなる) こ とを典型的に表している。利得が小さくなるにつれて、 電圧 V_M をVCCまで上げることによりトランジスタQ 15をオンにし、ダイオードD1を実質的な導通状態に することができる。すると、入力INで見た標準的な動 作周波数における入力インピーダンスはほぼRm/2に 等しくなる。 【0014】 図4の回路において、抵 抗器RMの入力INに対するカップリングは、トランジ スタQ15のベース電圧を変えて抵抗器 R_M を流れる電 流をゼロから通常数ミリアンペアであるその最大動作値 まで変えることによって変えることができる。これによ ってトランジスタQ15とダイオードD1のインピーダ ンスのインクリメント幅が大きくなるので、入力インピ ーダンスに対する影響は R_M /2より大きくなる。しか しながら、これは、より低い増幅器利得におけるインピ ーダンス整合には、図2及び3の増幅器の入力に結合さ れるインピーダンスをさらに追加することが必要になる ので、好ましくない。例えば、増幅器が飽和する前の差 動入力信号の通常動作振幅変化がより大きくなって、低 いバイアス電流レベルでの動作時、電流変化によるトラ ンジスタQ15とダイオードD1の非線形性が増大する ために入力歪みが大きくなる。 【0015】 本発明 は、多くの用途で大いに要望される機能として、高利得 モードにおいて超低ノイズであり、低利得モードで超高 入力過負荷能力を有する超広ダイナミックレンジ増幅器 を提供するものである。小さい入力(高利得)に対して は、電流源 I E2は好ましくはオフとなり、利得制御信号 AGC 1 が最大利得に設定される。入力信号がある最小 値以上に大きくなると、利得は利得制御信号AGC1の 制御によって低減される。さらに大きい入力信号に対し ては、利得制御信号AGC1が図2の高利得低ノイズ増

幅器の利得をさらに低減するように制御されるので電流 源IE2がオンになり、利得制御信号AGC2はほぽゼロ の利得設定から大幅に増大する。結局、低利得の高過負 荷モードにおいては電流源 I E1がオフになり、低利得、 高過負荷モード中の利得変動は全面的に利得制御信号A GC2によって制御されることになる。この状態では、 高利得低ノイズ増幅器はオフになり、低利得状態で望ま れる高過負荷特性を損なうような非線形性を生じること はない。必要ならば、この状態で電流源 I E1の上側にあ るノードの電圧を幾分正にして、Q1及びQ2が確実に 明確なオフ状態となるようにすることも可能である。ど ちらかの電流源をオンまたはオフにする際には、それぞ れ対応する利得制御信号がその対応する回路からの利得 がほぼゼロになるように指示しているときにのみそれら の電流源をオンまたはオフにすることによって、利得変 化が不連続なステップ状になるのを避けることができ 【0016】 本発明で開示した実施形態は、具 体性を示すためにnpnバイポーラトランジスタを使用 する場合について開示し、説明した。しかしながら、例 えばpnpトランジスタやnチャンネルまたはpチャン ネルMOS素子のような他の能動素子を使用することが 可能ことは当業者にとって明白であろう。 [0017 本発明は、特定の実施例との関連で開示し、説明し たが、当業者ならば形式及び細部において発明の精神及 び範囲を逸脱することなく様々な変更・修正態様をなし 得ることは理解されよう。【図面の簡単な説明】 図 1】 本発明の構成を示すブロック図である。 図2 】 図1のブロック図における経路1、すなわち高利得 低ノイズ信号経路の回路図である。 【図3】 図1の ブロック図における経路2、すなわち低利得高過負荷能 力経路の回路図である。 【図4】 入力インピーダン ス付加調整のために図2及び3の増幅器の各差動入力に 接続することが可能な回路の回路図である。

【国際調査報告】

	INTERNATIONAL SEARC	H REPORT	
		lniational Ap	
		PCT/US 9	9/04037
IPC 6	H03F3/68 H03G1/00		
	to International Patern Chamiltonibn (PC) or to both national chaes	attlication and IPC	
	SEAACHED		
IFC 0	tion searched other than rolls incommentation to the extent of		
Electronic d	fate base consulted during the international search (name of data	base end, where practical search terms use	d)
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT		
Casegory *	Citation of document, with indication, where appropriate, of the	relevani passages	Relevant to dalm No.
A	PATENT ABSTRACTS OF JAPAN vol. 015, no. 102 (E-1043), 12 & JP 02 308606 A (HITACHI LTD) 21 December 1990 see abstract	March 1991 ,	1,5
A	PATENT ABSTRACTS OF JAPAN vol. 002, no. 004 (E-003), 12 J & JP 52 119850 A (FUJITSU LTD) 7 October 1977 see abstract	anuary 1978	1,5
A	US 4 370 681 A (AKAGIRI KENZO) 25 January 1983 see abstract		1
		-/	
<u> </u>	her documents are listed in the continuation of box C.	X Patent family members are listed	in somex.
* Special categories of cited documents : "A" document defining the general state of the art which is not considered to be of particular relevance "5" earlier document but published on or after the international		"T" later document published after the int or priority date and not in conflict with clad to understand the principle or the invention."	i the application but seony underlying the
1. document which may throw doubts an priority claim(s) or which is a stell to establish the publication date of another clarken or other special reason (as specified) 10' document reterming to an oral disclosure, use, exhibition or		"X" document of particular relevance; the claimed invention cannot be considered to real or cannot be considered to involve an inventive step when the document let taken alone." "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such docu-	
"P" docume hater th	neans are published prior to the international (Bing data bul ain the pullority data claimed	ments, such combination being obvio in the art. "&" document member of the same patern	us to a person skilled
Date of the a	actual completion of the international search	Date of mailing of the intermalional se	
18	8 May 1999	28/05/1999	
Name and m	hasting address of the ISA European Patent Ciffice, P.B. 6818 Patentiaan 2 NL • 2260 HV Rigwijk	Authorized officer	
	Tet (+31-70) 340-2040, Tx. 31 651 epo nt, Fax: (+31-70) 340-3016	Blaas, D-L	

1

INTERNATIONAL	SEARCH	REPORT
---------------	--------	--------

int.	broth.	Application No
PC	T/US	99/04037

C (Continue	Plant CONTRIBUTE CONTRIBUTE TO BE ASSESSED.	PCT/US 99/04037		
C(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT Category ' Cilation of document, with indication, where appropriate, of the relevant passages Picture Picture Picture Picture Picture Picture Picture Picture Picture Picture Picture Picture Picture Picture Picture Picture Pic				
		Relevant to claim No.		
A	GB 2 279 788 A (PHILIPS ELECTRONICS UK LTD) 11 January 1995 see abstract	1		
4	US 5 008 631 A (SCHERER DIETER ET AL) 16 April 1991 see abstract	1		

INTERNATIONAL SEARCH REPORT

information on patent family members

•.*•

Into maticinal Application No PCT/US 99/04037

amplification on patentiamity members		PCT/US	PCT/US 99/04037	
Patent document cited in search repo	rt	Publication date	Patent family member(s)	Publication date
US 4370681	A	25-01-1983	JP 55158715 A CA 1147267 A DE 3019424 A FR 2458124 A GB 2052926 A,B	10-12-1980 31-05-1983 11-12-1980 26-12-1980 28-01-1983
GB 2279788	А	11-01-1995	NONE	
US 5008631	A	16-04-1991	NONE	

Form PCT/ISA/210 (paters temby armer) (July 1992)

フロントページの続き

Fターム(参考) 5J069 AA01 AA21 AA22 CA25 CA32

CA41 CA71 CA75 FA09 FA10

FA15 HA02 HA19 HA25 HA29

KA02 KA05 KA26 KA29 KA47

MA19 MA21 SA01 SA13 TA01

5J100 AA14 AA15 AA16 BA06 BB01

BB21 BC02 CA21 DA06 EA02

FA02